PS: В конце статьи есть изучение словарного запаса, связанного с сокращениями чипов.

01

1. Уменьшите количество смен слоев

Вы можете видеть, что количество слоев на рисунке ниже соответствует только используемому слою, а другие слои отображаться не будут.

02

2. Удалите пустую область в макете.

Просто запустите следующую команду в CIW:

foreach(st geGetEditCellView()~>steiners dbDeleteObject(st))

03

3. При копировании устройства сохраняйте те же соединения, что и у исходного устройства.

04

4. Включите автоматическую адсорбцию функций Pin и Va в Creat Wire.

05

5. При просмотре иерархической схемы сразу войдите на нижний уровень без диалогового окна подтверждения.

Сочетание клавиш e, затем нажмите F3, выберите «Использовать элемент viewNameList».

Вы можете указать порядок представлений в строке меню «Параметры» — «Редактор» и в списке имен представлений на панели «Команды».

Связанные типы просмотра:

schematic symbol vhdl functional abstract layout synthesis

Его также можно установить в качестве элемента по умолчанию в cdsenv:

schematic descendTarget string "use viewNameList"

*Вышеуказанный контент предназначен только для личного изучения и не должен использоваться в коммерческих целях! ! !