Чипы PHY обычно имеют функцию обратной связи для тестирования канала связи PHY. В этой статье в основном обсуждаются функции обратной связи трех часто используемых микросхем PHY, а также используется микросхема Broadcom B50612D для выполнения тестирования обратной связи PHY.

1 функция обратной связи обычных PHY-чипов

1.1 KSZ9031

Микросхема KSZ9031 поддерживает следующие два режима шлейфа:

• Местная (цифровая) петля, местная (цифровая) петля
• Удаленная (аналоговая) петля, удаленная (аналоговая) петля

Локальный (цифровой) режим шлейфа используется для проверки канала передачи и приема данных между MAC и PHY, поддерживая три скорости (10/100/1000 Мбит/с) и полнодуплексный режим. Кадры Ethernet отправляются со стороны MAC, а чип PHY отправляет полученные кадры обратно на сторону MAC.

Путем настройки регистров 00h и 09h включается функция локального (цифрового) шлейфа. Значения и значения настроек регистра следующие:

Режим удаленного (аналогового) шлейфа используется для проверки работы дифференциальных линий, разъемов RJ45 или кабелей Ethernet. Он поддерживает только полнодуплексный режим 1000M.

Включите функцию удаленного (аналогового) шлейфа, настроив регистры 00h и 11h. Настройки и значения регистров следующие:

1.2 RTL8211

Микросхемы RTL8211Dx, RTL8211E(G) и RTL8211Fx поддерживают только режим шлейфа PCS, аналогичный локальному (цифровому) режиму шлейфа вышеупомянутой микросхемы KSZ9031, который включается путем настройки бита 14 регистра управления базовым режимом.

1.3 B50610/B50612

Микросхемы B50610 и B50612 поддерживают следующие три режима обратной связи:

• Режим внутренней петли, режим внутренней петли
• Режим внешней петли, режим внешней петли
• Режим линейного (дистанционного) шлейфа, режим шлейфа линии

В режиме внутреннего шлейфа PHY отправляет пакет данных с терминала RGMII TXD обратно на терминал RGMII RXD. Дифференциальный терминал TRD± выводит состояние с высоким импедансом, и пакеты внешних данных будут игнорироваться. Этот режим аналогичен локальному (цифровому) режиму шлейфа микросхемы KSZ9031.

В режиме внешнего шлейфа пакеты, отправленные с MAC на PHY, проходят через разъем RJ45, повторно отправляются обратно на PHY и затем поступают на сторону MAC.

Режим линейного шлейфа в основном используется для проверки рабочего состояния интерфейса MDI. В этом режиме уровень PHY PCS можно настроить как выход с тремя состояниями, а также управлять концом RGMII RXD.

2 PHY-тест шлейфа

В этом тесте используется PHY-чип Broadcom B50612D, а режим шлейфа выбирает режим внутреннего шлейфа. Согласно руководству, чтобы включить функцию внутреннего шлейфа, вам необходимо настроить внутренний регистр PHY 00h и установить бит 14 в 1.

Процесс проверки внутреннего шлейфа выглядит следующим образом:

(1) FPGA генерирует тестовый кадр каждые 1 с и отправляет его на PHY;

(2) PHY получает тестовый кадр и передает его обратно в FPGA через порт RGMII RXD;

(3) FPGA получает тестовый кадр, анализирует и генерирует кадр ответа UDP;

(4) PHY получает кадр ответа UDP и снова передает его обратно в FPGA, но поскольку MAC-адреса удаленного конца и исходного конца были обменены, FPGA в это время не отвечает.