🌷1. Цель

🌼Уровень 1: Разработка декодера инструкций MIPS

(1) Понять основные концепции декодирования инструкций;

(2) Декодировать 32-битное командное слово MIPS в различные сигналы декодирования команд.

🌼Уровень 2: Цикл команд фиксированной длины --- Проектирование FSM генератора времени

(1) Понять основные принципы генераторов синхронизации в традиционных трехуровневых системах синхронизации;

(2) Спроектировать и реализовать конечный автомат генератора синхронизации и функцию вывода для цикла команд фиксированной длины.

🌼Уровень 3: Цикл команд фиксированной длины — разработка выходной функции генератора синхронизации.

(1) Понять основные принципы генераторов синхронизации в традиционных трехуровневых системах синхронизации;

(2) Спроектировать и реализовать конечный автомат генератора синхронизации и функцию вывода для цикла команд фиксированной длины.

🌼Уровень 4: Комбинированный логический блок проводного контроллера

(1) Понять принципы проектирования проводных контроллеров в традиционных трехуровневых последовательных системах;

(2) Спроектировать и реализовать комбинационный логический блок жесткого контроллера.

🌼Уровень 5: Цикл команд фиксированной длины — конструкция жестко зашитого контроллера.

(1) Понять принципы проектирования проводных контроллеров в традиционных трехуровневых последовательных системах;

(2) Спроектировать и реализовать комбинационный логический блок жесткого контроллера с командным циклом фиксированной длины.

🌼Уровень 6: Цикл команд фиксированной длины — конструкция ЦП с одной шиной

(1) Понять основные принципы одношинной структуры ЦП;

(2) Разработать трехуровневую систему синхронизации, реализующую цикл команд фиксированной длины. Программа MIPS может работать на одной структуре шины, и, наконец, можно запустить простую программу сортировки sort-5.hex для реализации кодирования и декодирования. схема, соответствующая аппаратной схеме.

🌷2. Решающий уровень контент.

🌼Уровень 1: Разработка декодера инструкций MIPS

Функциональные модули, такие как компараторы, используются для декодирования 32-битных командных слов MIPS для генерации сигналов декодирования инструкций, таких как LW, SW, BEQ, SLT, ADDI и OtherInstr. Декодер инструкций является основным функциональным компонентом контроллера. Он отвечает за преобразование слов инструкций в сигналы декодирования инструкций. Каждый сигнал декодирования инструкций представляет собой конкретную инструкцию.

🌼Уровень 2: Цикл команд фиксированной длины --- Проектирование FSM генератора времени

Используйте соответствующие знания о цифровых логических схемах для разработки трехуровневой системы синхронизации с циклом команд фиксированной длины. Генератор синхронизации состоит из двух частей: конечного автомата и выходной функции. Этот эксперимент требует разработки конечного автомата. После реализации декодера команд на предыдущем уровне вы можете приступить к реализации другого основного функционального модуля, генератора синхронизации, который в основном состоит из трех частей: регистра состояния, логики комбинации конечных автоматов и логики комбинации выходных функций. Конечный автомат отвечает за преобразование между текущим состоянием и следующим состоянием, а функция вывода генерирует потенциал периода состояния и потенциал периода такта в соответствии с текущим состоянием. Если в структуре с одной шиной используется командный цикл фиксированной длины, все инструкции MIPS требуют 3 машинных цикла, 4 тактовых импульсов на машинный цикл и всего 12 состояний. После заполнения соответствующей таблицы Excel в соответствии с диаграммой состояний и автоматического создания логического выражения подсостояния схема может быть автоматически сгенерирована в logisim.

🌼Уровень 3: Цикл команд фиксированной длины — разработка выходной функции генератора синхронизации.

Используйте соответствующие знания о цифровых логических схемах для разработки трехуровневой системы синхронизации с циклом команд фиксированной длины. Генератор синхронизации состоит из двух частей: конечного автомата и выходной функции. Этот эксперимент требует разработки конечного автомата. После реализации декодера команд на предыдущем уровне вы можете приступить к реализации другого основного функционального модуля — генератора синхронизации. Внутренняя блок-схема генератора синхронизации в основном состоит из трех частей: регистр состояния, логика комбинации конечных автоматов и логика комбинации выходных функций. . Конечный автомат отвечает за преобразование между текущим состоянием и следующим состоянием, а функция вывода генерирует потенциал периода состояния и потенциал периода такта в соответствии с текущим состоянием. Если в структуре с одной шиной используется командный цикл фиксированной длины, все инструкции MIPS требуют 3 машинных цикла, 4 тактовых импульсов на машинный цикл и всего 12 состояний. После заполнения соответствующей таблицы Excel в соответствии с диаграммой состояний и автоматического создания логического выражения подсостояния схема может быть автоматически сгенерирована в logisim.

🌼Уровень 4: Комбинированный логический блок проводного контроллера

После реализации основных функциональных компонентов логики декодирования инструкций и генератора синхронизации мы дополнительно разработали и внедрили аппаратный комбинированный логический блок контроллера основного модуля контроллера. Все сигналы управления микрооперациями являются сигналами обратной связи, сигналами декодирования команд и статусом. циклические потенциалы. Комбинационная логическая функция потенциала биения. Вы можете перечислить условия генерации всех сигналов микроопераций, заполнить форму Excel ниже, автоматически генерировать логические выражения, а затем автоматически генерировать схемы в Logisim.

🌼Уровень 5: Цикл команд фиксированной длины — конструкция жестко зашитого контроллера.

После реализации функциональных модулей, таких как декодирование инструкций, ключевые функциональные компоненты генератора синхронизации и проводных контроллеров, наконец реализуется интеграция аппаратного контроллера. Общая структура аппаратного контроллера показана на рисунке ниже:

Рисунок 5.1-1

Структура генератора синхронизации показана ниже:

Рисунок 5.1-2

Для реализации логики генератора синхронизации необходимо правильно подключить последовательный конечный автомат с выходной функцией и регистром состояния в подсхеме проводного контроллера. Обратите внимание, что вам нужно только изменить логику в поле в левом нижнем углу и подключиться. правильно проверьте каждый функциональный компонент перед тестированием.

🌼Уровень 6: Цикл команд фиксированной длины — конструкция ЦП с одной шиной

После прохождения всех предыдущих экспериментальных уровней проведите финальную совместную отладку на этом уровне для тестирования программы сортировки. Загрузите программу sort-5.hex в ОЗУ, ctrl+k запустится автоматически. Программа должна запуститься до такта 0xbbb и остановиться. Количество инструкций равно 251. Обратите внимание, что последняя инструкция — это инструкция перехода beq, которая выполняет возврат. к текущей инструкции для продолжения выполнения. Да Бесконечный цикл.

🌷3. Шаги для прохождения уровня.

🌼Уровень 1: Разработка декодера инструкций MIPS

Рисунок 5.1-3

🌼Уровень 2: Цикл команд фиксированной длины --- Проектирование FSM генератора времени

Рисунок 5.1-4

🌼Уровень 3: Цикл команд фиксированной длины — разработка выходной функции генератора синхронизации.

Рисунок 5.1-5

🌼Уровень 4: Комбинированный логический блок проводного контроллера

Рис. 5.1-6 Изображение слева — это верхняя половина изображения, а изображение справа — нижняя половина изображения.

🌼Уровень 5: Цикл команд фиксированной длины — конструкция жестко зашитого контроллера.

Рисунок 5.1-7

🌼Уровень 6: Цикл команд фиксированной длины — конструкция ЦП с одной шиной

Рисунок 5.1-8

🌷4. Краткое описание прорыва уровня.

🌼Уровень 1: Разработка декодера инструкций MIPS

1. Вам необходимо обратить внимание на то, соответствует ли рамка выводов тестируемой схемы предыдущему рисунку. Регулировка выводов приведет к изменению интерфейса корпуса тестируемого компонента, в противном случае тест не будет проходить нормально;

2. Проверьте, соответствует ли внешний вид подсхемы проверяемой схемы, то есть корпуса, предыдущему изображению, положению контактов, последовательности контактов, количеству контактов и т. д. Эта разница также приведет к провалу теста. .

🌼Уровень 2: Цикл команд фиксированной длины --- Проектирование FSM генератора времени

1. Щелкните проект в Logisim, чтобы выбрать комбинационную логическую схему анализа, заполнить соответствующую таблицу Excel в соответствии с диаграммой состояний и автоматически сгенерировать логические выражения подсостояний для автоматического создания схемы в Logisim. Следует отметить, что при заполнении таблицы истинности следует быть внимательным. Просто проверяйте чаще и ошибок, как правило, не допустите.

🌼Уровень 3: Цикл команд фиксированной длины — разработка выходной функции генератора синхронизации.

1. Идея прохождения уровня аналогична второму уровню. Также заполните форму на основе тестовых примеров при анализе комбинационных логических схем по инженерному проекту на logisim.

🌼Уровень 4: Комбинированный логический блок проводного контроллера

1. Следует отметить, что выходной сигнал цикла выполнения инструкции slt имеет вид: T1: rout xin; T2: rout rs/rt slt; T3: zout rin regdst, где rs/rt — сигнал regtgt, а Cin — PCin. (когда входное значение равно=1, когда T3=1, beq, выходное PCin=1) и, наконец, введите выражение, сгенерированное Excel, в logisim.

2. Если в части slt есть ошибка, часть T1 должна устранить сигнал Rs/Rt и сигнал slt.

🌼Уровень 5: Цикл команд фиксированной длины — конструкция жестко зашитого контроллера.

1. Конструкция таможенного оформления: правильно подключите последовательный конечный автомат к выходной функции и регистру состояния в подсхеме проводного контроллера, чтобы реализовать логику генератора синхронизации.

2. Вам необходимо обратить внимание только на изменение логики в поле в левом нижнем углу и правильно подключить каждый функциональный компонент для проверки.

🌼Уровень 6: Цикл команд фиксированной длины — конструкция ЦП с одной шиной

1. Проект таможенного оформления: сначала загрузите программу sort-5.hex (загрузите образ данных) в ОЗУ и автоматически запустите ctrl+k. Программа должна запуститься до такта 0x81d и остановиться, а количество инструкций равно 251.

2. Следует отметить, что последняя инструкция является инструкцией ветвления beq, которая выполняет возврат к текущей инструкции для продолжения выполнения.